PCB板抗ESD設(shè)計

電子設(shè)備中PCB板的抗ESD設(shè)計方法

在電子產(chǎn)品的設(shè)計過程中，設(shè)計者通常在產(chǎn)品進入到生產(chǎn)環(huán)節(jié)時才著手考慮抗靜電釋放(ESD)的問題。為了能使電子設(shè)備通過抗靜電釋放測試，而又不破壞原有的設(shè)計，最終解決方案通常都采用了昂貴的元器件，還要在制造過程中進行手工裝配，甚至需要重新設(shè)計PCB板，產(chǎn)品的進度勢必受到影響。因此，在設(shè)計電子產(chǎn)品的PCB板過程中就需要考慮其優(yōu)化ESD防護問題。

一、ESD對電子設(shè)備的影響

電子產(chǎn)品設(shè)計中必須遵循抗靜電釋放(ESD)的設(shè)計規(guī)則，因為大多數(shù)電子設(shè)備在生命期內(nèi)99%的時間都處于一個充滿ESD的環(huán)境之中，尤其是目前便攜產(chǎn)品中越來越多的采用低功率邏輯芯片，它們大多數(shù)都是以CMOS工藝為基礎(chǔ)來設(shè)計和制造的，由于金屬氧化半導(dǎo)體(MOS)電介質(zhì)擊穿和雙極反向結(jié)電流的限制，使得這些IC芯片對ESD非常敏感。另外，大多數(shù)的I/O端口(尤其是USB端口)都是熱插拔系統(tǒng)，極易受到由用戶或空氣放電造成的ESD影響。ESD可能來自人體、家具、甚至設(shè)備自身內(nèi)部。盡管電子設(shè)備完全遭受ESD損毀比較少見，然而ESD干擾卻很常見，ESD干擾可能會導(dǎo)致設(shè)備鎖死、復(fù)位、數(shù)據(jù)丟失或可靠性下降，甚至有可能造成數(shù)據(jù)位重影、產(chǎn)品損壞直至造成電子設(shè)備”硬故障”或元器件損壞。其結(jié)果可能是：在寒冷干燥的冬季電子設(shè)備經(jīng)常出現(xiàn)故障現(xiàn)象，但是維修時又顯示正常，這樣勢必影響用戶對電子設(shè)備及其制造商的信心。由此可見，在電子產(chǎn)品設(shè)計尤其是其PCB板的設(shè)計過程中就考慮ESD防護是非常必要的。

二、ESD產(chǎn)生的機理

ESD是什么？ESD又是怎樣進入電子設(shè)備的？當(dāng)一個充電的導(dǎo)體接近另一個導(dǎo)體時，就有可能發(fā)生ESD。首先，兩個導(dǎo)體之間會建立一個很強的電場，產(chǎn)生電場引起的擊穿。兩個導(dǎo)體之間的電壓超過它們之間空氣和絕緣介質(zhì)的擊穿電壓時，就會產(chǎn)生電弧。在0。7ns到1 0ns的時間里，電弧電流會達(dá)到幾十安培，有時甚至?xí)^1 00A。電弧將一直維持直到兩個導(dǎo)體接觸短路或者電流低到不能維持電弧為止。ESD的產(chǎn)生取決于物體的起始電壓、電阻、電感和寄生電容，例如：人體、帶電器件和機器可能產(chǎn)生電弧，手或金屬物體可能產(chǎn)生尖峰電弧，家具可能產(chǎn)生同極性或者極性變化的多個電弧。ESD可以通過以下五種耦合途徑進入電子設(shè)備：

(1)初始的電場能容性耦合到表面積較大的網(wǎng)絡(luò)上，并在離ESD電弧1 00mm處產(chǎn)生高達(dá)4000V/m的高壓。

(2)電弧注入的電荷/電流可以產(chǎn)生以下的損壞和故障：①穿透元器件內(nèi)部薄的絕緣層，損毀MOSF ET和CMOS元器件的柵極(常見)。②CMOS器件中的觸發(fā)器鎖死(常見)。③短路反偏的PN結(jié)(常見)。④短路正向偏置的PN結(jié)(少見)。⑤熔化有源器件內(nèi)部的焊接線或鋁線(少見)。

(3)電流會導(dǎo)致導(dǎo)體上產(chǎn)生電壓脈沖(V=L×dI/dt)，這些導(dǎo)體可能是電源、地或信號線，這些電壓脈沖將進入與這些網(wǎng)絡(luò)相連的每一個元器件(常見)。

(4)電弧會產(chǎn)生一個頻率范圍在1 M Hz到500M Hz的強磁場，并感性耦合到臨近的每一個布線環(huán)路，在離ESD電弧1 00mm遠(yuǎn)的地方產(chǎn)生高達(dá)1 5A/m的電流。

(5)電弧輻射的電磁場會耦合到長的信號線上，這些信號線起到接收天線的作用(少見)。可見，ESD頻率范圍寬，可能通過各種各樣的耦合途徑找到設(shè)備的薄弱點。

為了防止ESD干擾和損毀，通常應(yīng)從以下三個方面入手來綜合考慮設(shè)備的抗ESD能力：

元器件的選擇：如考慮芯片的ESD容量、使用瞬態(tài)電壓抑止器(TVS)二極管陣列等；PCB版圖設(shè)計：如盡量增大接地面積、縮短PCB走線等；

機械設(shè)計：如采用塑料機箱、空氣空間等屏蔽措施以有效解決ESD問題。

其中PCB版圖設(shè)計是優(yōu)化ESD防護的一個最關(guān)鍵要素，合理的PCB設(shè)計可以減少故障檢查及返工所帶來的不必要成本。

三、PCB板的抗ESD設(shè)計方法

通過分析ESD的產(chǎn)生機理和它的危害，設(shè)計者可以從以下幾個方面來考慮優(yōu)化ESD防護的PCB設(shè)計方案：

3.1減少電路環(huán)路面積

電流通過感應(yīng)進入到封閉的電路環(huán)路，這些環(huán)路同時具有變化的磁通量。環(huán)路的面積與電流的幅度成正比。環(huán)路的面積越大，包含的磁通量也就越大，因而在電路中感應(yīng)的電流也就越強。因此，在設(shè)計時就必須盡可能地減少環(huán)路面積。

圖1所示的是一種最常見的電路環(huán)路，由電源和地線所形成。在條件可能的情況下，可以采用具有電源及接地層的多層PCB設(shè)計。多層電路板不僅將電源和接地間的回路面積減到最小，而且地平面和電源平面以及排列緊密的信號線-地線間距能夠減小共模阻抗(common impedance)和感性耦合，同時也減小了ESD脈沖產(chǎn)生的高頻EM I電磁場。

如果采用多層電路板受到條件的限制，那么電源線和接地線就必須采用如圖2所示的網(wǎng)格結(jié)構(gòu)。這種網(wǎng)格結(jié)構(gòu)的柵格尺寸小于等于60mm，如果可能，柵格尺寸最好小于1 3 mm(0。5in。)。在垂直和水平線或填充區(qū)之間，要盡可能多地連接。另外，將電源和接地印制線盡可能靠近也可以降低環(huán)路面積，如圖3所示。

還有一個減少環(huán)路面積及感應(yīng)電流的方法是減小互連器件間的平行通路，如圖4所示。

3.2縮短電路連線長度

長的信號線可成為接收ESD脈沖能量的天線，在設(shè)計中要盡量使用小于30cm的信號線以降低信號線作為接收ESD電磁場天線的效率。而且要盡量把互連的器件放在相鄰位置，使互連的印制線長度盡可能的短。

當(dāng)必須采用信號連接線長于30cm時，可以采用保護線，如圖5所示。在信號線附近應(yīng)放置地層，信號線距接地線層(或保護線)的距離應(yīng)小于1 3 mm(0。5in。)。

另外一個辦法是將長于30cm信號線或電源線與其接地線進行交叉布置，交叉的連線必須從上到下或從左到右的規(guī)則間隔布置，如圖6所示。

3.3用TVS二極管保護所有的外部連接

在電源線上增加TVS器件有助于解決來自電源端口的接到電源ESD問題，連接到Vcc和地的TVS可以防止電源出現(xiàn)ESD干擾，但應(yīng)考慮保護電路中的寄生電感問題。

在ESD事件發(fā)生時，TVS二極管通路中的寄生電感會產(chǎn)生嚴(yán)重的電壓過沖。盡管使用了TVS二極管，保護電路能承受的總電壓是TVS二極管鉗位電壓與寄生電感產(chǎn)生的電壓之和：V T=V C+VL，由于在電感負(fù)載兩端的感應(yīng)電壓VL=L×dI/dt，過高的過沖電壓仍然可能超過被保護IC的損壞電壓閾值。一個ESD瞬態(tài)感應(yīng)電流在小于1 ns的時間內(nèi)就能達(dá)到峰值(依據(jù)IEC 61 000-4-2標(biāo)準(zhǔn))，例如：引線電感為每英寸20nH，線長為四分之一英寸，那么，過沖電壓將是50V/1 0A的脈沖。因此，在設(shè)計時要將分流通路設(shè)計得盡可能短，以減少寄生電感效應(yīng)。在設(shè)計所有的電感性通路時，必須考慮采用接地回路，即：TVS與被保護信號線之間的通路，以及連接器到TVS器件的通路。為了減少接地平面的寄生電感，要盡可能縮短TVS二極管的接地和被保護電路的接地點之間的距離。

3.4減少地電荷注入

在ESD對地線層的直接放電時，敏感電路可能會遭到損壞。因此，在使用TVS二極管以防止電源出現(xiàn)ESD干擾的同時還必須使用一個或多個高頻旁路電容器，如圖7所示。這些電容器接在易損元件的電源和地之間。旁路電容可以減少地電荷的注入，使得電源與接地端口的電壓差被鉗制。TVS使感應(yīng)電流分流，保持TVS鉗位電壓的電位差。另外，TVS及電容器應(yīng)放在距被保護的IC盡可能近的位置，為了減少寄生電感效應(yīng)，要確保TVS到地通路以及電容器管腳長度最短。連接器必須安裝到PCB上的銅鉑層。理想情況下，銅鉑層必須與PCB的接地層隔離，通過短線與焊盤連接。